ID do artigo: 000073972 Tipo de conteúdo: Solução de problemas Última revisão: 26/01/2018

Info: mypll.xcvr_atx_pll_s10_htile_0: O valor atual "Buffer de saída de clock GX" para o parâmetro "Primary PLL clock output buffer" (primary_pll_buffer) é inválido.

Ambiente

    Intel® Quartus® Prime Pro Edition
    Transceptor ATX PLL de bloco L e bloco H Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver a seguinte mensagem no Stratix® painel de mensagens do editor paramater ATX PLL Tile L ou H-Tile H-Tile ao configurar seu PLL para reconfiguração dinâmica entre os modos GX e GXT usando o recurso de perfis de configuração.

Info: mypll.xcvr_atx_pll_s10_htile_0: o valor atual "Buffer de saída de clock GX" para o parâmetro "Primary PLL clock output buffer" (primary_pll_buffer) é inválido. Os possíveis valores válidos são: "Buffer de saída do clock GXT".

Resolução

A mensagem indica que o modo de buffer de saída do clock GX é inválido, mas a mensagem é verde na cor, indicando que é válido.

A mensagem refere-se ao modo de buffer de saída para a configuração inativa e pode ser ignorada com segurança.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.