ID do artigo: 000073991 Tipo de conteúdo: Instalação e configuração Última revisão: 25/09/2018

Por que o Intel® Arria® 10 transceptor nativo PHY IP projeta vários canais com falha funcional do encontro predefinido de 10G BASE-R?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema com o PHY nativo do transceptor Intel® Arria® 10 no software Intel® Quartus® Prime Standard Edition versão 16.1 em diante, o design de vários canais gerados com a predefinição 10G BASE-R conterá mapeamento de porta rx_control errado.

    Este problema ocorre apenas no Transceptor Native PHY IP lançado em Qsys (agora Platform Designer), enquanto ele não afeta o Transceptor Native PHY IP lançado com o Ip Catalog.

    Exemplo de explicações abaixo:

    1. A porta rx_control NativePHY IP do transceptor é de 20 bits de largura. O nome do sinal RX_control bit[19:0]
    2. RX_control mapeamento de codificação de porta para a predefinição 10GBASE-R usa apenas os primeiros 8 bits, que são bits[7:0], enquanto o bit[19:8] não é usado.
    3. Portanto, se 2 canais transceptor estiverem habilitados, RX_control para ch0 é bit[19:0], ch1 é bit[39:20]
      • ch0 bit não utilizado é bit[19:8] enquanto o bit usado é bit[7:0]
      • ch1 bit não utilizado é bit[39:28] enquanto o bit usado é bit[27:20]
    4. O transceptor Qsys NativePHY IP ch1 conecta rx_control erro ao bit[135:128] em vez de bit[27:20].
    5. O deslocamento correto do endereço para rx_control deve ser de 20 em vez de 128
    Resolução

    Os usuários podem editar o seguinte script TCL para resolver o problema.

    1. Procura a interface.tcl na pasta Intel Quartus de instalação do software Prime
      • ip\altera\alt_xcvr\altera_xcvr_native_phy\altera_xcvr_native_vi\tcl\interfaces.tcl
    2. Pesquise por "proc::altera_xcvr_native_vi::interfaces::elaborate_rx_control" no script TCL
    3. Editar e corrigir a codificação abaixo
      • o add_offset [expr 128 * $PROP_IFACE_SPLIT_INDEX] deve ser corrigido para definir add_offset [expr 20 * $PROP_IFACE_SPLIT_INDEX]

    Este problema será corrigido em uma versão futura do software Intel® Quartus® Prime Standard Edition e Intel® Quartus® Prime Pro Edition

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.