ID do artigo: 000074004 Tipo de conteúdo: Solução de problemas Última revisão: 04/07/2016

Por que os flashsm_reset são relatados como um clock sem restrições no PFL IP?

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • Driver de software MicroBlaster™ Fast Passive Parallel
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a uma limitação no software Intel® Quartus® Prime, você pode ver os flashsm_reset relatados como um clock sem restrições. Isso ocorre quando você instancia o IP do carregador flash paralelo (PFL) em um dispositivo Intel® MAX® 10.

    Resolução

    flashsm_reset não é um relógio, por isso é seguro ignorar este aviso.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® MAX® 10

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.