ID do artigo: 000074051 Tipo de conteúdo: Instalação e configuração Última revisão: 20/03/2019

As portas de dados não se conectam aos registros ALTDDIO, mas a taxa de dados é definida para dobrar a taxa de dados.

Ambiente

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Prime Standard Edition Software versão 18.1 ou anterior, você poderá ver esta mensagem de erro ao iniciar o Restrição de temporização de E/S no shell de comando NIOS® II. Isso ocorre porque você tem uma Intel® FPGA IP de LVDS soft em seu projeto, e o restridor de temporização de E/S não foi executado com o dobro da taxa de dados.

Resolução

Para contornar esse problema, escreva o constraint no <project>.sdc em vez de usar o Constrainer de temporização de E/S no shell de comando do NIOS® II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.