ID do artigo: 000074061 Tipo de conteúdo: Solução de problemas Última revisão: 17/03/2019

Por que os sinais no Analisador lógico Signal Tap que são realmente conectados são exibidos em vermelho?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 18.1 ou anterior do Software Quartus® Prime Pro Edition, os sinais no Analisador lógico Signal Tap podem ser exibidos em vermelho, mesmo que estejam realmente conectados aos nós internos durante a compilação.

Resolução

Para verificar se os sinais no Analisador lógico signal tap estão conectados corretamente, acesse a pasta Compilation Report > Synthesis > relatório de depuração no sistema. A coluna de conexão real relata a conexão real após a compilação.

Este problema foi corrigido a partir da versão 19.3 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.