ID do artigo: 000074146 Tipo de conteúdo: Documentação e informações do produto Última revisão: 27/08/2015

Como eu insira um buffer LVDS entre dispositivos Altera_PLL e ALTLVDS_RX ou ALTLVDS_TX em modo PLL externo para dispositivos Cyclone® V, Arria® V e Stratix® V?

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

É necessário que um buffer LVDS seja inserido entre um dispositivo Altera_PLL e ALTLVDS_RX ou ALTLVDS_TX mega quando usado no modo PLL externo para dispositivos Cyclone® V, Arria® V e Stratix® V quando qualquer uma das seguintes opções for ativada:

  • Habilite a reconfiguração dinâmica do PLL
  • Habilite o acesso a portas dinâmicas de mudança de fase
  • Habilitar parâmetros de clock de saída física

Resolução

Baixe este documento Como fazer para saber como você pode adicionar um buffer LVDS intermediário entre o PLL externo e o IP ALTLVDS.

O documento Como fazer referências a projetos de exemplo que você pode baixar em dispositivos VHDL ou Verilog para cada um dos dispositivos Cyclone® V, Arria® V e Stratix® V:

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Stratix® V GX
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Arria® V GZ
FPGA SoC Cyclone® V SE
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.