ID do artigo: 000074182 Tipo de conteúdo: Solução de problemas Última revisão: 10/10/2019

Qual é o estado das E/Ss de uso geral (GPIOs) após carregar a imagem de periferia quando a Configuração via protocolo (CvP) é usada no Stratix® 10 dispositivos FPGA?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No Stratix® 10 FPGA dispositivos, quando a Configuração via protocolo (CvP) é usada, o estado de E/S de propósito geral (GPIOs) é tri-afirmado com pull-up fraco após a reinicialização do Power-On (POR) e até que a imagem do núcleo seja carregada. Assim que a imagem do núcleo for carregada, o estado dos GPIOs estará de acordo com o design carregado.

Resolução

Essas informações estão disponíveis a partir do documento do usuário do guia do usuário Stratix® 10 Configuração via protocolo (CvP) versão 19.3.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.