ID do artigo: 000074188 Tipo de conteúdo: Solução de problemas Última revisão: 18/04/2016

Por que existe um pino "reserved_mem_reserved_pins_for_dk_group" no controlador baseado em RLDRAM II-UniPHY no dispositivo Stratix V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando você gera um controlador RLDRAM II usando Nios II sequenciador baseado em Nios II, o MegaWizard™ gerará o módulo IP de nível superior com o sinal de 2 bits de largura reserved_mem_reserved_pins_for_dk_group.

Este sinal não serve para fins funcionais, mas é necessário para permitir que os pinos dk seja atribuído a um grupo de DQ. Na instação Nios II sequenciador baseada em Nios II, os pinos dk devem existir em um grupo DQ para acessar o hardware necessário para calibração.

Você precisa trazer o reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.

Resolução O reserved_mem_reserved_pins_for_dk_group sinal é removido a partir do software Quartus® II versão 11.1.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.