Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.3 e anterior, a frequência do clock de configuração active serial (AS_CLK) é inesperadamente alterada para 25 MHz se o comando QSPI_SET_CS for usado quando o cliente de caixa de correio Intel® FPGA IP ou o Cliente serial flash mailbox Intel® FPGA IP acessa um dispositivo de memória flash ao usar Intel® Stratix® 10 dispositivos.
AS_CLK frequência pode ser especificada pelo menu de origem ativa do clock serial na categoria de configuração da caixa de diálogo Opções de dispositivos e pinos. Esta configuração deve ser aplicada à frequência AS_CLK não apenas para a configuração serial ativa, mas também para aquelas operações de IPs, mas quando o comando QSPI_SET_CS é usado, AS_CLK frequência é alterada incorretamente para 25 MHz. Não há como reverter a AS_CLK frequência de volta à frequência especificada no menu de origem do clock serial ativo.
Para evitar este problema, não use o QSPI_SET_CS comando.
Embora o Guia do usuário do cliente de caixa de correio Intel® FPGA IP e o Guia do usuário do cliente serial flash Intel® FPGA IP para usar o comando QSPI_SET_CS antes de uma das operações quad SPI, não é necessário quando apenas um dispositivo flash está conectado a um dispositivo Intel Stratix 10 e o chip selecionado do dispositivo flash está conectado ao nCS[0] do dispositivo Intel Stratix 10.
Não há solução alternativa quando vários dispositivos flash estão conectados e QSPI_SET_CS comando é necessário para selecionar um desses dispositivos flash.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.