Devido a um problema no Software Intel® Quartus® Prime Pro Edition versão 20.2 e anterior, ao usar o Cliente de caixa de correio Intel® FPGA IP ou o Cliente de interface de correio Avalon® streaming Intel® FPGA IP em Intel® Stratix® 10 dispositivos FPGA ou Intel Agilex® 7, você pode ver que este IP da caixa de correio se torna inativo ou travado ao emmissão dos seguintes comandos:
QSPI_WRITE — usado para gravar conteúdo de arquivo RPD em flash QSPI
QSPI_WRITE_DEVICE_REG – usado para apagar o setor no flash QSPI
Quando o problema ocorre, o IP da caixa de correio não pode devolver dados válidos onde o Bit 0 (Data Valid Interrupt) do Registro de Status de Interrupção (ISR) retorna '0' ou nunca afirma '1', o que indica que o FIFO está vazio. O IP não pode se recuperar do estado de erro ao redefinir o IP.
Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 20.3 e posterior. Se enfrentar o problema acima, recompile o IP da caixa de correio nesta versão do software.