Problema crítico
Este problema afeta os produtos DDR2, DDR3 e LPDDR2.
Latência aditiva não é suportada para a segmentação de interfaces o controlador de memória dura HPS em dispositivos HPS Arria V ou Cyclone SoC V.
Não há solução alternativa para este problema.
Este problema será corrigido em uma versão futura.