ID do artigo: 000074230 Tipo de conteúdo: Mensagens de erro Última revisão: 11/12/2018

Aviso crítico (332168): as seguintes transferências de clock não têm atribuição de incerteza do clock. Para obter resultados mais precisos, aplique atribuições de incerteza do clock ou use o comando derive_clock_uncertainty do relógio.

Ambiente

    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver o aviso crítico acima durante o estágio de ajuste ao compilar o IP do controlador de memória baseado no UniPHY.

Resolução

Você pode ignorar com segurança esta mensagem de aviso crítica.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® III

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.