ID do artigo: 000074270 Tipo de conteúdo: Documentação e informações do produto Última revisão: 28/08/2012

Como altero a seleção de frequência do clock de entrada no gerenciador de plug-in ALTLVDS_RX e ALTLVDS_TX MegaWizard, visando Stratix dispositivos V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 10.1 e posterior, a taxa de clock de entrada especificação por menu suspenso pode exibir apenas 100 MHz no gerenciador de plug-in ALTLVDS_RX e ALTLVDS_TX MegaWizard™ ao segmentar dispositivos Stratix® V. Este problema pode ocorrer se você instalou apenas dispositivos Stratix V durante a instalação do Quartus II.

Isso afeta outras listas de drops nas ALTLVDS_TX e ALTLVDS_RX megafunções também.

Para resolver este problema, certifique-se de incluir os dispositivos Stratix IV, além de dispositivos Stratix V durante a instalação do software Quartus II.

Resolução

Para resolver este problema, certifique-se de incluir os dispositivos Stratix IV, além de dispositivos Stratix V durante a instalação do Quartus II.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.