ID do artigo: 000074273 Tipo de conteúdo: Solução de problemas Última revisão: 15/06/2020

Por que o "Relatório TCCS" no LVDS SERDES Intel® FPGA IP SDC relata um valor de TCCS inválido?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 18.1 e posterior, você pode ver o "Relatório TCCS" no Analisador de sincronização relatar um valor inválido de 150ps ao usar o serdes LVDS Intel® FPGA IP com dispositivos Intel® Stratix® 10 e Intel® Agilex™.

O valor correto para ambas as famílias de dispositivos é de 330ps.

Resolução

Verifique a respectiva ficha técnica da família de dispositivos para obter as informações corretas do TCCS:

Este problema é corrigido a partir do software Intel Quartus Prime Pro Edition versão 20.3.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.