ID do artigo: 000074279 Tipo de conteúdo: Solução de problemas Última revisão: 24/03/2020

Por que o Intel® MAX® de 10 FPGA de pinoS K22 e K21 no kit de avaliação Intel MAX 10 FPGA 10M50 não suporta o padrão de IO LVDS?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema conhecido com o kit de avaliação MAX 10 FPGA 10M50 de 10 M50, é incorretamente declarado que os números de pinos Intel® MAX® 10 FPGA K22 e K21 podem ser usados como entradas diferenciais de clock.

No entanto, esses pinos não podem ser usados como entradas de clock diferenciais.

 

Resolução

Essas informações serão corrigidas em uma versão futura do guia de usuário do kit de avaliação MAX 10 FPGA 10M50.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® MAX® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.