ID do artigo: 000074280 Tipo de conteúdo: Solução de problemas Última revisão: 12/06/2020

Qual é a diretriz correta para o compartilhamento de VCCIO_UIB_(BL,TL), VCCIO_SDM, VCCIO e VCCIO3V ao usar dispositivos Intel Stratix 10® MX?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema nas diretrizes de conexão da família de dispositivos Intel® Stratix® 10 versão 2020.04.20, tabela-47 e Tabela-48 intitulados Diretrizes de compartilhamento de fonte de alimentação para Intel Stratix 10 MX (E-Tile) mostram VCCIO_UIB_(BL,TL) , VCCIO_SDM, VCCIO e VCCIO3V compartilhando a® mesma voltagem por engano.

VCCIO_UIB_ (BL, TL) deve ser de 1,2V, VCCIO_SDM deve ser de 1,8V. VCCIO e VCCIO3V são variáveis. VCCIO, VCCIO3V e VCCIO_SDM podem ser compartilhados com 1,8V a partir do mesmo regulador quando todos eles são de 1,8V.

Resolução

Este problema é resolvido desde a versão 2020.10.23 das diretrizes de conexão de pinos da família Intel® Stratix® 10 dispositivos.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Stratix® 10 MX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.