ID do artigo: 000074334 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o "bit de capacidade de mascaramento no Registro de status de controle de configuração MSI de CONFIGURAÇÃO PCIe devolve um valor incorreto de "1"?

Ambiente

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O bit de "capacidade de mascaramento" no Registro de status de controle de configuração de PCIe MSI deve devolver um valor de "0", pois ele é conectado ao solo.  Na simulação, ele devolve um valor incorreto de "1" devido a um bug no software Quartus® II 9.0 SP2.  A solução alternativa é usar o software Quartus II 9.1.

    Você pode consultar a Tabela 5-12 em Guia do usuário do compilador PCI Express (PDF) para obter informações adicionais sobre o bit de capacidade da máscara.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Stratix® IV GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.