ID do artigo: 000074338 Tipo de conteúdo: Solução de problemas Última revisão: 17/07/2014

Por que uma atribuição global de sinal para |s0|rst_controller|alt_rst_sync_uq1|reset_out está sendo ignorada pelo meu IP controlador DDR3 baseado no UniPHY?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Após o script DDR3 IP pin_assignments.tcl baseado na UniPHY ser executado e o projeto compilado, o relatório de ajuste de tarefas ignoradas do software Quartus® II mostra incorretamente uma atribuição de sinal global ao sinal de redefinição |s0|rst_controller|alt_rst_sync_uq1||reset_out.

     

     

    Resolução

    Esta atribuição global ignorada é devido a uma atribuição de código herdado e pode ser ignorada.

    Este problema é corrigido a partir do software Quartus® II versão 14.1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.