ID do artigo: 000074339 Tipo de conteúdo: Solução de problemas Última revisão: 15/05/2013

Por que o HMC DDR3 com várias portas MPFE está pendurado na simulação com o ModelSim?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os designs DDR3 Hard Memory Controller (HMC) com duas ou mais portas MPFE habilitadas podem ter uma condição de travamento no barramento Avalon ao simular com o ModelSim® 10.1b ou anterior. Isso porque o sinal avl_ready para cada porta MPFE desafirmou baixo e permanecerá baixo para sempre, fazendo com que a simulação seja travada.

 

 

Resolução

Este problema foi corrigido no software Intel® Quartus® Prime Edition versão 13.0.

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.