ID do artigo: 000074353 Tipo de conteúdo: Solução de problemas Última revisão: 16/03/2017

Existe um problema conhecido com as configurações de pré-ênfase nos modelos Cyclone V LVDS IBIS gerados pelo software Quartus Prime?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, devido a um problema com a geração de modelos Cyclone® V IBIS nas versões do software Quartus® Prime 16.0 e anteriores, você verá o comportamento do modelo trocado para a configuração de pré-ênfase do LVDS.

    Para pré-ênfase HABILITADO - _p1: o resultado da simulação mostra a pré-ênfase desabilitada.

    Para a pré-ênfase DISABLED-_p0: o resultado da simulação mostra a pré-ênfase habilitada.

    Resolução

    Para resolver este problema, altere manualmente a configuração de pré-ênfase ao gerar o modelo IBIS nas versões afetadas do software Quartus Prime.

    Este problema é corrigido nas versões 16.1 e posteriores do software Quartus Prime.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.