Problema crítico
Descrição
Em novembro de 2019, os seguintes recursos Intel® Stratix® 10 dispositivos são planejados para serem suportados no futuro:
- Anti-adulteração
- Função fisicamente desalovelável (PUF)
- Provisionamento de chave preta
- Configuração e inicialização do SDMMC
Em novembro de 2019, os seguintes recursos Intel Stratix 10 dispositivos HPS são planejados para serem suportados no futuro:
- N/A
Em novembro de 2019, os seguintes recursos Intel® Stratix® 10 dispositivos são suportados:
- Acesso ao fusível de segurança e elevação dinâmica da segurança
- Proteção de canal lateral
- Armazenamento principal de AES eFuse
- Autenticação bitstream (software Intel® Quartus® Prime Pro Edition versão 18.1.2 e posterior).
- Criptografia bitstream (software Intel® Quartus® Prime Pro Edition versão 19.1 e posterior).
- Armazenamento de chaves de BBRAM e virtual eFuse AES
Em novembro de 2019, os seguintes recursos Intel Stratix 10 dispositivos HPS são suportados em versões específicas de software e ferramentas:
- Certificados de depuração de HPS seguros
- Suporte para ferramentas de depuração para Núcleoight.
- Configuração via protocolo (CVP) com HPS, usando FPGA primeiro modo de inicialização.
- SDRAM HPS de 2bits ECC.
- Nota de versão do bootloader em: https://www.intel.com/content/www/us/en/programmable/documentation/lro1430797237133.html
- Mais recente ramo de downstream do U-Boot: https://github.com/altera-opensource/u-boot-socfpga/releases/tag/rel_socfpga_v2017.09_18.09.03_pr
- Suporte ao Linux para recursos SMMU.
- Consulte as notas de versão mais recentes do Linux.
- https://patchwork.kernel.org/patch/10544563/
- https://patchwork.kernel.org/patch/10544565/
- Warm Reset e Watchdog Warm Reset.
- Compatível com o software Intel® Quartus® Prime Pro Edition versão 18.1.1 compilação 263 (e posterior).
- Suporte para preservar o conteúdo da memória por meio de uma reinicialização morna iniciada pelo HPS, liberando primeiro o cache L2.
- Suporte para preservar o conteúdo da memória por meio de uma reinicialização morna iniciada pelo Watchdog usando instruções neste link KDB.
- Um pino de E/S SDM pode ser configurado como uma saída para indicar que ocorreu uma reinicialização morna.
- Reconfiguração parcial da FPGA.
- Consulte o exemplo neste link: Stratix reconfiguração parcial de 10 SoC (https://rocketboards.org/foswiki/Projects/Stratix10SocPartialReconfiguration)