O valor parasitico RLC para cada pino de Intel® Stratix® 10 dispositivos não está incluído no arquivo stratix10 rlc.xls que pode ser baixado a partir de modelos IBIS para dispositivos Intel®
Você precisa gerar o modelo IBIS primeiro com base no seu dispositivo de destino e habilitar a opção RLC ao gerar o modelo.
Você pode gerar um arquivo de modelo IBIS com o software Intel Quartus Prime® Edition com base no seu dispositivo de destino e atribuição de pinos e obter o valor RLC seguindo essas etapas.
Vá para configurações> configurações da ferramenta EDA> análise de integridade do sinal de placa> formato: IBIS, habilite o seletor de modelos e estenda o seletor de modelos.
Em seguida, compile novamente o design após a aplicação dessas configurações.
O valor RLC para cada pino usado em seu projeto será incluído no arquivo *.ibs gerado, conforme mostrado no exemplo abaixo. Os valores RLC estão listados na coluna direita.
[Pino] signal_name model_name R_pin L_pin C_pin
|
AA1 tx_datak(2)~pad 18_rtin_lv 1075,3 m 6.327nH 2.200pF
AA2 tx_parallel_data(2)~pad 18_rtin_lv 976,1 m 5,828 nH 2.147pF
AA4 tx_parallel_data(15)~pad 18_rtin_lv 831,8 m 4.855nH 1.948pF
POTÊNCIA AA5 VCCIO3A
AA8 tx_parallel_data(20)~pad 18_rtin_lv 969,1 m 5,378nH 2,470pF
AA9 tx_datak(1)~pad 18_rtin_lv 993,4 m 5.810nH 2.499pF
AB1 tx_parallel_data(24)~pad 18_rtin_lv 1074,7 m 6.252nH 2.237pF