ID do artigo: 000074373 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2019

Por que os dados Intel® Stratix®10 M20K corrompidos quando o modo simples de porta dupla opera com o registro de pipeline ECC habilitado para leitura/gravação assíncrona?

Ambiente

    Intel® Quartus® Prime Pro Edition
    FIFO de clock único Avalon-ST protegido com ECC
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido à configuração incorreta de bits Intel® Quartus® Prime Pro no bloco Intel® Stratix®10 M20K ao operar com clock de leitura/gravação assíncrona, o registro de pipeline ECC habilitado para ECC desabilitou a configuração no modo simples de porta dupla; você pode observar a corrupção de dados do Intel® Stratix®10 M20K.
Dispositivos afetados: todos os Intel® Stratix®10
Versões Intel® Quartus® do Software Prime Pro Edition: antes da versão 19.2

 

 

Resolução

O problema foi corrigido no software Intel® Quartus® Prime Pro Edition versão 19.2.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.