ID do artigo: 000074394 Tipo de conteúdo: Documentação e informações do produto Última revisão: 12/09/2012

Como configurar a página de tradução de endereços Qsys PCIe 4G

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Se uma única página de 4 GB for usada (tabela de tradução fixa A2P), então:
1. Para endereço completo de 32 bits Avalon MM de 32 bits é o endereço de host PCIe real. Deixe o valor na tabela de tradução de endereços do valor inferior de 32bits para o valor padrão de 0.
2. Para endereçamento de 64 bits, o endereço completo Avalon-MM de 32 bits é o endereço PCIe de 32 bits mais baixo e o endereço de host PCIe superior de 32 bits é definido pelo usuário na GUI.
O usuário define o endereçamento de 64 bits inserindo um valor não-zero no endereço superior de 32 bits da entrada da tabela de tradução. O valor zero infere endereçamento de 32 bits.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Cyclone® IV GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.