ID do artigo: 000074395 Tipo de conteúdo: Solução de problemas Última revisão: 29/01/2015

Eu preciso conectar o nPERST ao meu projeto principal?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A partir dos dispositivos Stratix® V e Arria® V, foram adicionados pinos de uso duplo nPERST, um para cada quadrante no qual existe um núcleo PCIe® - dispositivo dependente.  Este pino é usado para trazer o slot PCIe reset, PERST_N, para dentro do dispositivo e conectar-se aos núcleos pin_perst porta.

    Antes da versão 12.0 do software Quartus® II, a conexão do pino nPERST com pin_perst não foi aplicada.  Quando você migrar seu design para a versão 12.0 ou mais recente do software Quartus II, Quartus emitirá um erro quando esta conexão não estiver em vigor.

    É recomendável que o nPERST seja usado em seu design e conectado à porta de pin_perst PCIe HIP adequada.

    Resolução

    Nos casos em que você não conectou o nPERST ao pin_perst devido ao uso de uma versão inicial do software Quartus II, não é possível adicionar isso porque as placas estão completas e estão migrando para o Quartus 12.0 ou mais recente, a solução alternativa é:

    1. Abra o arquivo de nível superior da instância PCIe HIP
    • Avalon-ST: altpcie_sv_hip_ast_hwtcl
    • Avalon-MM: altpice_sv_hip_avmm_hwtcl
    • Deve usar o controlador soft reset
      • Pesquise hip_hard_reset_hwtcl e defina seu valor como \'0\' (zero) no arquivo de nível superior da instância PCIe HIP
    • Desabilite pin_perst entrada na instância de variante
      • Hardwire pin_perst para 1\'b1 no arquivo de nível superior da instância PCIe HIP
    • Entrada npor da unidade com user_reset
      • Obrigatório pelo controlador soft reset
      • Usado para redefinir a lógica do núcleo e da aplicação
    • Certifique-se de que o seu projeto Quartus II aponta para o arquivo .qip, não para o arquivo .qsys

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V GT
    FPGA Arria® V GX
    FPGA Stratix® V GX
    FPGA Arria® V GT

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.