ID do artigo: 000074405 Tipo de conteúdo: Solução de problemas Última revisão: 07/03/2014

Por que um pequeno número de pinos GND nos arquivos de pin-out de dispositivos Stratix V, Arria V ou Cyclone V tem designações bancárias de IO, enquanto o resto não?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Os pinos GND que possuem designações bancárias nos arquivos de pin-out de dispositivos Stratix® V, Arria® V ou Cyclone® V são definidos como pinos de terra de programação. Eles devem ser tratados como todos os outros pinos GND no dispositivo.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Stratix® V GT
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.