ID do artigo: 000074414 Tipo de conteúdo: Solução de problemas Última revisão: 24/09/2017

Por que o sinal scfifo almost_empty alto enquanto o dispositivo usado é maior que almost_empty limite?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no SCFIFO, o sinal almost_empty permanece "alto", mesmo se dados suficientes estiverem gravados no SCFIFO.

Este problema só ocorre no caso de o "modo mostrar-frente" usado e almost_empty limite é definido como "2".

Resolução

Para resolver este problema, execute uma das seguintes ações:

  • Defina o modo FIFO síncrono normal em vez do modo FIFO síncrono de exibição à frente
  • Defina o valor quase vazio para algo diferente de 2
  • Habilite a proteção do circuito de subfluxo

Este problema é corrigido a partir do software Quartus Prime versão 17.1.

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Stratix® V
FPGAs Stratix® IV

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.