Você pode ver a seguinte mensagem de erro no programador de software Intel® Quartus® Prime ao programar o dispositivo de configuração EPCQ-L com um arquivo .jic em um kit de desenvolvimento de SoC de revisão B Intel® Arria® 10.
Erro (209012) : Falha na operação. CONF_DONE não conseguiu ir alto
Por padrão, a cadeia JTAG no kit de desenvolvimento consiste em um Intel Arria 10 FPGA, seu HPS e um dispositivo MAX® V (o CPLD de E/S MUX). Além disso, a frequência TCK da placa Intel® FPGA Download Cable II padrão para 24 MHz
Como o período mínimo de TCK JTAG para dispositivos MAX V é de 100 ns, ele é o dispositivo mais lento na cadeia JTAG e contribui para a falha de configuração.
Para programar o dispositivo EPCQ-L no kit de desenvolvimento Intel Arria 10 SoC com êxito com um arquivo .jic, siga uma dessas duas etapas:
- Ao programar com as configurações padrão da placa, (dispositivos Intel Arria 10 e MAX V habilitados na cadeia JTAG) reduzem o clock JTAG para 6 MHz com o comando: "jtagconfig --setparam JtagClock 6M"
- Remova o MAX V CPLD da cadeia, ajustando o 3º bit de DIP SW3 para a posição OFF.