Devido a um problema nas versões do software Quartus® II de 10,0 a 10.1 SP1, o sinal tx_outclock gerado pela megafunção ALTLVDS_TX não alterna ao usar um fator de serialização de 3. Em vez disso, tx_outclock sinal de sinal em 0. O bloco SERDES gerado nessas versões cria o sinal tx_outclock incorretamente. Você deve desabilitar a porta tx_outclock no ALTLVDS_TX megafunção ao usar um fator de serialização de 3.
Para resolver este problema, gere um clock de saída criando uma segunda megafunção ALTLVDS_TX com uma largura de canal de 1 e fator de desseerialização de 3. Você pode transferir as portas de entrada de dados para 1 e 0 para criar um clock de saída. Conecte o tx_inclock e o sinal de reinicialização opcional aos mesmos sinais que são usados para ALTLVDS_TX megafunção existentes em seu design. O software Quartus II pode compartilhar o mesmo PLL para cada ALTLVDS_TX megafunção quando os mesmos tx_inclock e sinais de reinicialização são usados. Você deve ligar Usar PLLs compartilhados para receptores e transmissores em ambas as megafunções. Normalmente, com um fator de serialização de 3, você deve definir tx_in[0] e tx_in[2] para 1, e definir tx_in[1] para 0.
Este problema é corrigido a partir do software Quartus II versão 11.0.