ID do artigo: 000074441 Tipo de conteúdo: Solução de problemas Última revisão: 17/06/2020

Por que o cliente de correio Intel® FPGA IP funciona corretamente quando conectado a uma reinicialização assíncrona?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Cliente de caixa de correio Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Nas versões 19.4 e anteriores do software Intel® Quartus® Prime Pro Edition, você pode descobrir que o cliente de caixa de correio Intel FPGA IP não funciona corretamente quando conectado a uma reinicialização assíncrona, incluindo a saída da versão de reset Intel® FPGA IP ao usar Intel® Stratix® 10 dispositivos.

Resolução

Para resolver isso, um sincronizador de reinicialização deve ser usado com o cliente de caixa de correio Intel FPGA IP . Isso pode ser implementado usando o RESET Bridge IP disponível no Platform Designer. Este problema é corrigido a partir Intel Quartus software Prime Pro Edition versão 20.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.