ID do artigo: 000074473 Tipo de conteúdo: Solução de problemas Última revisão: 24/07/2015

MGL_INTERNAL_ERROR: o objeto de porta altpll_avalon|altpll inst sd1|phasecounterselect de largura 3 está sendo atribuído a porta altpll_avalon|w_phasectrsel de largura 4, o que é ilegal, pois as larguras de porta não combinam nem são múltip...

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 15.0 e anterior, você receberá este erro se uma ALTPLL for gerada no Designer de plataformas com o recurso Etapa dinâmica habilitado ao segmentar um dispositivo Intel® MAX® 10.

Resolução

Ao usar a Etapa dinâmica de revisão, implemente o ALTPLL fora do Platform Designer para evitar obter esse erro.

Este problema foi corrigido no software Quartus II v14.0

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® MAX® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.