ID do artigo: 000074478 Tipo de conteúdo: Mensagens de erro Última revisão: 10/01/2014

Erro(177020): o clock de referência PLL não foi colocado em um pino de entrada dedicado que pode atingir o PLL fracionado

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode obter esta mensagem de erro se você atribuir seu sinal de clock de entrada a um local dedicado do pino do clock e fazer uma atribuição de clock global (GCLK) para este clock.

Resolução

Se o roteamento do pino do clock de entrada para o PLL não for dedicado e usar a rede GCLK, você precisará adicionar a função mega ALTCLKCTRL entre o pino do clock de entrada e o PLL em seu design para obter um ajuste bem-sucedido.

A mensagem de erro é esperada, uma vez que o uso de roteamento não dedicado de um pino de clock de entrada para um PLL não é recomendado. A razão é que isso pode introduzir nervosismo, e o TimeQuest não fornecerá um número preciso de atraso de compensação.

Este problema foi corrigido no software Intel® Quartus® versão 13.1

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V SX SoC
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V ST SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.