ID do artigo: 000074491 Tipo de conteúdo: Solução de problemas Última revisão: 14/10/2016

Por que a execução da instrução KEY_VERIFY JTAG retorna 0x0 (hex) após o bit de proteção de adulteração ter sido programado em dispositivos Stratix V, Arria V ou Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A instrução JTAG, KEY_VERIFY é uma das muitas instruções JTAG não obrigatórias que são desativadas quando o bit de proteção de adulteração está habilitado em Stratix® V, Arria® V ou Cyclone® V FPGAs. Ao executar uma instrução não obrigatória, como KEY_VERIFY quando o bit de proteção de adulteração estiver programado, o TDI aponta para o registro BYPASS. Devido a isso, a execução da KEY_VERIFY quando o bit de proteção de adulteração foi definido resultará em 0x0 (hex) sendo devolvido.

Resolução

Para verificar se o bit de proteção de adulteração foi programado em um dispositivo, mude um padrão definido pelo usuário ao executar a instrução KEY_VERIFY e verifique se o padrão TDO recebido tem um \'0\' deslocado,

Por exemplo, suponha que você mude de 0x15A (1 0101 1010 em binário). Se o bit de proteção de adulteração foi programado, desde KEY_VERIFY=BYPASS, você deve esperar 0 1011 0100 onde o último 0 é o conteúdo do registro BYPASS.

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA Arria® V GT
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA Cyclone® V E
FPGA Cyclone® V GT
FPGA SoC Cyclone® V SE
FPGA Stratix® V GS
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® V E
FPGA Stratix® V GT
FPGA Stratix® V GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.