ID do artigo: 000074492 Tipo de conteúdo: Solução de problemas Última revisão: 06/05/2016

O HARD IP para PCI Express para a interface Avalon-MM com suporte para DMA fora do pedido?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Quando o módulo DMA de leitura hard IP para PCI Express® recebe completações fora de ordem, o DMA pode, em determinadas instâncias, sinalizar o sinal de conclusão do descritor muito cedo, antes que todas as transações pendentes sejam concluídas.
    Resolução Este problema será corrigido em uma versão futura do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.