ID do artigo: 000074536 Tipo de conteúdo: Solução de problemas Última revisão: 10/05/2017

Por que vejo o erro de ajuste "Não é possível colocar vários pinos atribuídos ao PINO de localização do pino" para o sinal de dados AVSTx8?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido ao modo Avalon-ST x8 usar o banco SDM_IO, que é IO dedicado para sinal de configuração, AVSTx8 não pode colocar os pinos userI/O.

    No guia de conexão de pinos Intel Stratix10® página7, tabela3. Avalon-ST x8 usa os SDM_IO pinos. O SDM IO bank é IO dedicado para sinal de configuração, não consegue localizar a E/S do usuário.

    /content/dam/altera-www/global/en_US/pdfs/literature/dp/stratix-10/pcg-01020.pdf

    No Guia do usuário de configuração Stratix10 página12, tabela4, ele diz que os sinais AVSTx8 são dedicados, não podem usar IO do usuário de propósito duplo.

    /content/dam/altera-www/global/en_US/pdfs/literature/hb/stratix-10/ug-s10-config.pdf

    Apenas pinos de configuração de uso duplo podem ser utilizado como E/S do usuário durante o modo de usuário. Ele descreve na nota15. AVST_DATA, AVST_VALID e AVST_CLK.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.