ID do artigo: 000074547 Tipo de conteúdo: Solução de problemas Última revisão: 15/04/2013

Devido a um problema no software Quartus® II versão 12.1 e posterior, você pode ver este erro (erro: nó do bloco DE USERDES IR FIFO) em dispositivos Cyclone® V ao usar ALTLVDS_TX megafunção no modo PLL externo.

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.1 e posterior, você pode ver este erro em dispositivos Cyclone® V ao usar a função ALTLVDS_TX mega no modo PLL externo.

Erro: o nó do bloco DO FIFO USERDES 'lvds_tx:lvds_tx_inst0|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx:auto_generated|lvds_outclk_tx_serialiser' não está conectado corretamente na porta 'LOADEN'. Ele deve estar conectado a uma das portas válidas listadas abaixo. Informações: podem ser conectadas à porta LOADEN de arriav_pll_lvds_output WYSIWYGInfo: pode ser conectada à porta LOADEN de cyclonev_pll_lvds_output WYSIWYGInfo: pode ser conectada à porta OUTCLK da generic_pll WYSIWYGInfo: pode ser conectada à porta OUTCLK de arriav_clkena WYSIWYG

Resolução

Para resolver este problema, um buffer LVDS precisa ser inserido entre o pll externo e a instância ALTLVDS no tx_inclock e nas portas tx_enable.

Consulte a solução relacionada abaixo para saber como você pode adicionar um buffer LVDS intermediário entre o PLL externo e o ALTLVDS IP.

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GT

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.