ID do artigo: 000074567 Tipo de conteúdo: Solução de problemas Última revisão: 19/03/2019

Existe um problema conhecido em como o software Intel® Quartus® Prime Pro implementa SSTL diferencial e E/S HSTL em Intel Stratix® 10 dispositivos?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, devido a um problema nas versões do software Intel® Quartus® Prime Pro 17.0 ou mais recente, as entradas SSTL e HSTL diferenciais podem não amostrar o sinal de entrada quando implementadas em E/S bi-direcional em Intel Stratix 10 dispositivos, se o respectivo pino VREF não estiver conectado a® uma referência de tensão. As entradas SSTL e HSTL diferenciais não devem exigir um VREF.

    Resolução

    Este problema está programado para ser corrigido em uma versão futura do software Intel Quartus Prime Pro.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.