ID do artigo: 000074590 Tipo de conteúdo: Solução de problemas Última revisão: 30/12/2014

Por que eu vejo uma violação do preâmbulo de gravação DQS (tWPRE) no hardware ao usar o controlador de memória física DDR3 ou DDR2 SDRAM com UniPHY?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Componente de depuração de interfaces de memória externa Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II, ao usar o controlador de memória física com UniPHY, uma violação de temporização tWPRE pode ser observada ao sondar os sinais com um osciloscópio. Este problema ocorre porque o circuito de terminação paralela (OCT de leitura) não muda para o modo de terminação série mais cedo o suficiente para evitar o squelching do preâmbulo de gravação do DQS.

    Resolução

    Este problema não afeta a operação de hardware. Entre em contato com o Suporte ao IPS Intel® para obter mais detalhes.

    Produtos relacionados

    Este artigo aplica-se a 9 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GX
    FPGA Arria® V GT

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.