Problema crítico
Descrição
Os sinais DQS e DQSn geram um pulso extra após uma gravação para projetos que usam ODRAM DDR de meia-taxa ou DDR2 com arquitetura HPC.
Porque o controlador afirma que o pino DM é alto após a gravação estouro, o pulso extra não faz com que qualquer dados incorretos seja escrito na memória.
Este problema afeta todos os projetos que usam DDR de meia taxa ou DDR2 SDRAM com arquitetura HPC e destino Arria II GX, Stratix III, ou Stratix dispositivos IV.
Se sua placa não estiver usando pinos DM, dados incorretos podem ser escrito na memória.
Resolução
Use a arquitetura HPC II em vez disso.
Este problema será corrigido em uma versão futura do DDR e Controladores SDRAM DDR2 com ALTMEMPHY IP.