ID do artigo: 000074596 Tipo de conteúdo: Mensagens de erro Última revisão: 15/10/2014

Erro (10232): erro de HDL verilog em bitec_dp_rx_ss_audio.v(420): o índice 64 não pode cair fora da faixa declarada [63:0] para vetor "fifo_data_x2chan_mux"

Ambiente

    Intel® Quartus® II Subscription Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema no software Quartus® II versão 14.0, você pode ver este erro ao compilar um design que contém o DisplayPort IP que tem mais de 2 canais de áudio habilitados.
Resolução

Para resolver este problema no software Quartus® II versão 14.0, substitua o nome da variação de arquivo <IP existente>/bitec_dp/rx/ss/bitec_dp_rx_ss_audio.v com a versão anexada deste arquivo.

bitec_dp_rx_ss_audio.v

Este problema foi corrigido a partir da versão v14.1 do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.