ID do artigo: 000074600 Tipo de conteúdo: Documentação e informações do produto Última revisão: 04/09/2015

Como o dispositivo Arria V no kit de desenvolvimento Arria V SoC pode ser configurado com a imagem de hardware 1 do usuário a partir da memória flash CFI?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No kit de desenvolvimento Arria® V SoC, a sequência de inicialização padrão envolve o Hard Processor System (HPS) programando o FPGA e inicializando o Linux.   You verá o monitor LCD "Hello Tim" uma vez inicializada se completa após a inicialização do kit de desenvolvimento. Para configurar o dispositivo Arria V com a imagem de hardware do usuário 1 a partir do flash CFI, você precisa desabilitar o padrão sequência de inicialização.

 

 

 

Resolução

Para desabilitar a sequência de inicialização padrão, remova a placa SD ou altere os jumpers BSEL antes de ligar o kit de desenvolvimento.

Após ligar o kit de desenvolvimento, use o botão PGM_SEL (S13) para selecionar a imagem do hardware do usuário 1. Em seguida, pressione PGM_CONF botão (S12) para carregar a imagem do hardware do usuário 1 .

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGA Arria® V ST SoC

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.