Este aviso é visto quando o núcleo IP de diagnóstico seu incluído no Pacote de dados de segurança funcional (FSDP) é usado nos designs Stratix® III, Cyclone® IV E e Cyclone® IV GX FPGA com o divisor de frequência de verificação de erro definido como um valor diferente de 1.
As versões afetadas do software Quartus® II são 11.0 SP1 e 14.1SP1.
O software Quartus II informa isso como um aviso porque o parâmetro divisor de frequência de redundância cíclica (CRC) definido nas opções Dispositivo e Pino não está conectado ao CRCBLOCK dentro do núcleo IP. Portanto, o SEU Diagnostic IP é padrão para um valor de 1 para o divisor.
Ao inicializar o núcleo IP de diagnóstico seu com arquivos HDL, vá para dip_seu_check.v e substitua as linhas abaixo mencionadas com código atualizado para as versões do software Quartus® II 11.0 SP1 e 14.1 SP1, respectivamente.
Ao insinuar o núcleo IP de diagnóstico SEU do Designer de plataforma, atualize o código conforme mencionado abaixo e certifique-se de que o IP não seja regenerado durante a compilação, de modo que o código fonte não seja revertido de volta para o estado original.
| Para o software Quartus® II versão 11.0 SP1 | ||
|---|---|---|
| Linha não | Código existente | Substitua por |
| Linha 183 | stratix_crcblock crcblock ( | stratix_crcblock ( .oscillator_divider (*) ) crcblock ( |
| Linha 193 | stratixiii_crcblock crcblock ( | stratixiii_crcblock ( .oscillator_divider (*) ) crcblock ( |
| Para Sofware Quartus® II versão 14.1 SP1 | ||
| Linha 210 | cycloneive_crcblock crcblock ( | cycloneive_crcblock ( .oscillator_divider (error_check_frequency_divisor) ) crcblock ( |
| Linha 220 | cycloneiv_crcblock crcblock ( | cycloneive_crcblock ( .oscillator_divider (error_check_frequency_divisor) ) crcblock ( |
* denota qualquer valor divisor de frequência de verificação de erro CRC legalmente autorizado suportado pela família relevante e especificado no guia do usuário.
Isso será corrigido em uma versão futura do Intel® Quartus® Prime Software.