ID do artigo: 000074628 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2019

Por que o carregador flash paralelo II não Intel® FPGA IP configurar Intel® Stratix® 10 dispositivos?

Ambiente

  • Software de projeto Intel® Quartus® Prime
  • Driver de software MicroBlaster™ Fast Passive Parallel
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O carregador flash paraller II Intel® FPGA IP (PFLII IP) verificará primeiro se o CONF_DONE está baixo. O IP não prosseguirá com a configuração se ele já estiver alto. É por isso que o PFLII IP não pode configurar Intel® Stratix® 10 dispositivos.

    Resolução

    Verifique se CONF_DONE é puxado para cima como CONF_DONE e INIT_DONE não são mais necessários para ser puxado para VCCIO_SDM.

    Observe que SDMIO_0 e SDM_16 são inicialmente puxados para baixo. Portanto, um nível de tensão intermediária por pull-up e resister de pull-down interno pode causar falha de configuração ao usar o PFLII IP.

    Os monitores PFLII IP CONF_DONE sinal baixo como condição inicial de operação. Este requisito foi alterado para Intel® Stratix® 10 dispositivos.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.