ID do artigo: 000074643 Tipo de conteúdo: Solução de problemas Última revisão: 31/05/2016

Por que eu vejo um problema de eficiência ao usar o controlador de memória física Arria® V e Cyclone® V com rastreamento DQS habilitado?

Ambiente

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Lite Edition
    Controlador SDRAM LPDDR2 com UniPHY Intel® FPGA IP
    Controlador SDRAM DDR2 com UniPHY Intel® FPGA IP
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os projetos de Arria® V e Cyclone® V DDR2, DDR3/3L e/ou LPDDR2 com rastreamento DQS habilitado podem ter eficiência reduzida devido a um longo processo de rastreamento DQS em que não há atualização periódica sendo emitida pelo controlador de memória rígido por um longo período de tempo.

Resolução

Habilite as opções de atualização automática do usuário no UniPHY IP.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GT
FPGAs Cyclone® V e FPGAs SoC
FPGA Arria® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.