Você pode obter este erro no Quartus® Software principal para sua Arria® V ou Cyclone® Design baseado em V, se você estiver dirigindo um fPLL e outro usuário lógica do mesmo pino de clock de referência.
Para evitar esse erro, insira uma Megafunção do Bloco de controle do clock (ALTCLKCTRL) entre o pino do clock de referência e a fPLL e a lógica do usuário.
Para obter mais informações sobre o uso deste IP, consulte o Guia do usuário megafuncional do Bloco de controle do clock (ALTCLKCTRL) (PDF)