ID do artigo: 000074672 Tipo de conteúdo: Solução de problemas Última revisão: 22/03/2019

Quais são os parâmetros de temporização para a interface host externa usando reconfiguração parcial em Intel® Stratix® 10 dispositivos?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Controlador de configuração externa para reconfiguração parcial Stratix® 10 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se você pretende usar o Host externo para reconfiguração parcial em Intel® Stratix® 10 dispositivos, use o Controlador de configuração externa de reconfiguração parcial Stratix 10 Intel FPGA IP. Este IP reserva pinos de configuração dedicados para reconfiguração parcial durante o modo do usuário de acordo com o seu esquema de configuração.
 

Resolução

Se você escolher o esquema de configuração serial ativo x4, você deve considerar os parâmetros de sincronização de configuração AS na ficha técnica Intel® Stratix® 10 dispositivos. 

Se você escolher o esquema de configuração AVST x8/16/32, você deve considerar os parâmetros de sincronização de configuração de streaming Avalon® da ficha técnica do dispositivo Intel® Stratix® 10.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.