No formato SDC (Synopsys Design Constraint), restrição a um clock dividido gerado a partir da borda em queda do clock de origem usando a create_generated_clock -edges opção com a opção. Por exemplo, se o seu design contiver um clkdiv de registro que divide sua frequência de entrada por dois com base na borda em queda do clock de origem, use o seguinte comando:
create_generated_clock -name clkdiv -source [get_pins {clkdiv|clk}] \
-edges {2 4 6} [get_pins {clkdiv|q}] .
Este comando gera um clock com bordas na segunda, quarta e sexta bordas do clock de origem, que correspondem à primeira borda de queda, a segunda borda de queda e a terceira borda de queda, respectivamente.
Observe que a -invert opção do comando create_generated_clock inverte a forma de onda do clock gerada, não o clock de origem. A -invert opção não afeta se a forma de onda gerada é relativa à borda ascendente ou à borda em queda do clock de origem.