ID do artigo: 000074688 Tipo de conteúdo: Mensagens de erro Última revisão: 01/12/2017

Aviso (332174): filtro ignorado em outlvds_altera_lvds_core20_161_uedfafy.sdc(120)

Ambiente

  • SERDES LVDS Intel® FPGA IP
  • IOPLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver esta mensagem de aviso no Software Quartus® Prime ao implementar um PLL externo com várias insições LVDS SERDES Altera® LVDS que compartilham o mesmo lvds_clk e loaden, em Arria® 10 dispositivos.

    Resolução

    Para trabalhar em torno deste aviso, no Altera IOPLL IP, crie um par de lvds_clk e loaden para cada instação.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.