Descrição
Devido a um problema no software Quartus® II versão 11.0 e posterior, você pode ver este erro durante a síntese, se o seu projeto incluir um sistema Qsys com um componente de memória FIFO on-chip que usa uma interface Avalon® streaming.
Resolução
Para resolver este problema, edite o arquivo HDL Verilog para o design de alto nível criado pela Qsys contendo a memória FIFO on-chip. Remova ou comente a conexão para a avalonst_sink_empty porta. Por exemplo, remova ou comente a seguinte conexão de porta na instância de memória FIFO on-chip:
.avalonst_sink_empty(...),Este problema é corrigido a partir da versão 12.0 do software Quartus II.