Quando você amarra a porta c_sd_n_0 a uma lógica '1' ou '0' no RTL, você pode ver dados de leitura "zero" do eSRAM Intel® Stratix® 10 FPGA IP.
Para trabalhar em torno deste sinal de conexão da lógica do usuário para as c_sd_n_0 portas.
Este problema está programado para ser corrigido na versão futura do software Intel Quartus® Prime Pro.